李蓉 科技日报记者 王春
指令集架构决定芯片底层运行规则，掌握指令集定义权，就握住了芯片生态的核心入口。不久前，上海交通大学（以下简称“上海交大”）计算机学院并行与分布式系统研究所（IPADS）团队主导的SPMP（特权态物理内存保护）指令集标准，正式通过RISC‑V国际基金会董事会审议，合入RISC‑V指令集架构标准。这是RISC‑V国际基金会成立以来，首个由中国本土团队从零发起、完整主导的ISA标准特性，标志着我国在芯片底层国际标准制定领域实现历史性跨越。
长期以来，x86、ARM等主流指令集架构由国外企业主导，国内产业与学术界大多处于“使用标准”而非“定义标准”的位置。作为开源开放的指令集，RISC‑V为全球芯片产业提供了区别于x86、ARM的第三条发展路径，也给我国参与芯片底层标准制定带来机遇。但在SPMP获批之前，RISC‑V几乎全部核心标准均由海外机构主导，2026年获批的其他ISA扩展，也都来自Sifive、Meta、高通等海外团队。国内虽然在香山等开源芯片实现层面取得显著进展，但在顶层指令集标准制定上始终存在空白。
时间回溯到2019年9月，在陈海波教授带领下，上海交大IPADS团队向RISC‑V社区提交SPMP架构设计初稿。此后近2500个日夜，杜冬冬、杨璧丞、夏虞斌等核心成员全程牵头推进，历经多轮严苛技术审查、方案迭代修订与全球社区讨论，克服复杂的外部环境带来的重重考验，终于把源自中国的技术方案推到国际标准化终点。
SPMP聚焦终端设备轻量级安全隔离难题。传统处理器依靠页表机制完成内存安全隔离，如同大型园区层层检索的多级索引系统，每次内存访问都需要多次查询，不仅延迟高、实时性不足，还会带来硬件面积、功耗的额外开销。而人工智能、自动驾驶、工业物联网、智能穿戴等设备的功能场景相对固定，并不需要复杂的多级索引。
据悉，SPMP创新提出“只看门牌、不查索引”的技术思路，依靠芯片内部一组类似“便签条”的配置条目，每条记录一块物理地址区域的起始地址、长度和访问权限。处理器访问内存时仅需一次寄存器校验，就完成权限判断，无须多级地址转换。以极小的硬件开销，实现灵活可靠的内存安全隔离，补齐了RISC‑V在高安全、低功耗终端场景的短板，为功耗、面积敏感的各类智能设备筑牢安全底座。
该方案已经获得国际充分认可，入选RISC‑V国际基金会2021年度安全亮点特性，也是Linux基金会2023年度四大RISC‑V安全进展中唯一来自中国的项目。目前SPMP技术已经在香山开源高性能处理器、芯来RISC‑VIP等国产芯片平台完成部署落地。
RISC‑V国际基金会董事会成员、中国科学院计算所副所长包云岗对此表示，交大团队七年持续攻关，为国内机构深度参与国际芯片标准打造了优秀范例。如今全球芯片厂商在设计RISC‑V芯片时，均可选用这套中国主导制定的安全隔离规范，我国芯片领域实现了从被动遵从规则到主动定义规则的转变。
“掌握底层标准话语权，是芯片产业自主创新的重要一环。”团队表示，SPMP只是起点，期待未来国内更多产学研力量参与RISC‑V生态建设，输出更多源自中国的创新方案，为全球开源芯片发展持续贡献中国智慧。
（受访对象供图）
网友评论
