科技日报记者 张佳欣
美国IBM公司25日宣布推出全球尺寸最小、性能最强的计算机芯片技术，并展示了首个亚1纳米工艺节点芯片。这是人类历史上首次将约1000亿个晶体管集成于一枚指甲盖大小的芯片中，并通过创新的垂直堆叠架构，可在相同功耗下将芯片性能提升50%，或在保持相同性能的情况下将能效提升70%。这项技术有望将摩尔定律延续10—15年，并为人工智能（AI）等高算力应用开辟新的技术路线。
IBM此次提出的新方案，借鉴了城市规划的新思路，即向上建，而非向外扩。研究人员采用“纳米堆叠”（Nanostack）新架构，在同一块硅芯片上将晶体管垂直堆叠为两层，在不继续压缩器件尺寸的情况下进一步提升晶体管密度。工程师采用类似制作千层蛋糕的方式制造芯片，先在硅片上制造第一层晶体管，再覆盖新的硅层并制造第二层晶体管，最后建立上下两层晶体管之间的电连接，实现垂直集成。
IBM表示，此次突破得益于晶圆键合、静态随机存取存储器缩放以及沟道材料等多项关键技术创新。新工艺节点达到0.7纳米，属于全球首个亚纳米工艺节点。作为对比，人类红细胞直径约7000纳米，是该晶体管节点宽度的1万倍。
除了提升晶体管密度，新架构还有望显著增强AI计算能力。IBM预计，采用0.7纳米技术后，AI加速器算力可达到现有水平约6倍，大型语言模型训练时间有望由约3个月缩短至数周。
不过，这项技术在产业化方面仍面临挑战。由于采用多层晶体管结构，只要上下两层中任意一层制造出现缺陷，整块芯片便可能失效，提高制造良率和控制成本难度都会增加。此外，在制造上层晶体管时，还必须避免高温损伤下层已完成的电路连接，因此整个制造过程需要严格控制热预算。IBM表示，团队已实现了低温制造第二层晶体管，但尚未披露具体工艺细节。
美国《麻省理工科技评论》援引专家分析称，这项成果不仅刷新了晶体管集成密度纪录，更重要的是验证了利用现有先进半导体生产线实现晶体管单片垂直堆叠制造的可行性，为后摩尔时代芯片技术发展提供了一条新的路径。
总编辑圈点
这项科技成果正在挑战人类微电子工程技术的极限。其核心突破在于垂直堆叠架构——不再局限于让晶体管在二维平面“铺地砖”，而是向三维空间“盖高楼”。方寸间的创新，看似微不足道，却使芯片性能大大提升。对普通人而言，它有望带来更持久的手机续航、更流畅的AI应用体验。以往，很多人倾向于认为，摩尔定律已遭遇“天花板”，这项成果为摩尔定律的延续注入了新的生命力。当然，不得不提的是，从纳米跨入亚纳米时代，物理极限的逼近也将为这项技术的产业化带来新的考验。
